一、技術內容摘要

大型語言模型(Large Language Model, LLM)推論(Inference)加速器設計。為一個針對LLM推論應用所優化之硬體架構與電路設計，用以加速大型語言模型的推論執行效能。此加速器採用Verilog語言設計，可輕易地利用不同的製程技術進行電路合成(synthesis)來實現。

 

二、廠商資格：
產業類別: 電機、電子、半導體、其他。

應有之研究或技術人員: 具相關領域之專業人員
其他條件:無
應符合本校技術移轉相關規定。

 

三、申請方式：請向產學共創處 智權管理及推動中心詢問相關資訊。